SPC564A80L7CFAR IC MCU 32BIT 4MB FLASH 176LQFP STMicroelectronics

Descrição

Este microcontrolador é um dispositivo de sistema em chip (SoC) de 32 bits destinado a ser usado em aplicações de controle de motores de gama média e controle de transmissão automotiva.
É compatível com dispositivos da família MPC5600 da Freescale e oferece desempenho e recursos além dos dispositivos MPC5632M.
O núcleo do processador host e200z4 do microcontrolador é construído com base na tecnologia Power Architecture® e projetado especificamente para aplicações embutidas.Este núcleo suporta instruções para processamento de sinal digital (DSP).
O dispositivo possui dois níveis de hierarquia de memória que consistem em 8 KB de cache de instruções, suportado por uma SRAM on-chip de 128 KB e uma memória flash interna de 2 MB.
Para desenvolvimento, o dispositivo inclui um barramento de calibração que só é acessível quando se usa o Freescale VertiCal Calibration System.

• Núcleo de Arquitetura de Potência de 150 MHz e200z4

Codificação de instruções de comprimento variável (VLE)
Arquitetura superescalar com 2 unidades de execução
¢ Até 2 instruções inteiras ou com vírgula flutuante por ciclo
¢ até 4 operações de multiplicação e acumulação por ciclo
• Organização da memória
Memória flash on-chip de 2 MB com ECC e read-while-write (RWW)
¢ SRAM on-chip de 128 KB com funcionalidade de espera (32 KB) e ECC
- 8 KB de cache de instruções (com bloqueio de linha), configurável como 2 ou 4 vias
14 + 3 KB eTPU código e dados RAM
️ 4 ️ 4 interruptores de barra transversal (XBAR)
¢ MMU de 24 entradas
• Falha de protecção segura
Unidade de Proteção de Memória de 16 entradas (MPU)
¢ Unidade CRC com 3 submódulos
Sensor de temperatura de junção
• Interromper
¢ Controlador de interrupção configurável (INTC) com interrupção não mascarável (NMI)
¢ eDMA de 64 canais
• Canais em série
3 módulos eSCI
3 módulos DSPI (2 dos quais suportam o segundo micro canal (MSC) a jusante)
3 módulos FlexCAN com 64 buffers de mensagens cada
1 módulo FlexRay (V2.1) de até 10 Mbit/s com canal duplo ou único, 128 objetos de mensagem, ECC
• 1 eMIOS
24 canais unificados
• 1 eTPU2 (eTPU de segunda geração)
32 canais padrão
1 módulo de reação (6 canais com 3 saídas por canal)
• 2 conversores analógicos-digitais (eQADC) em fila melhorados
- Quarenta canais de entrada de 12 bits (multiplexados em 2 ADCs); expansíveis para 56 canais com multiplexadores externos
6 filas de comando
O apoio ao desencadeamento e ao DMA
Tempo mínimo de conversão de 688 ns
• Carregador CAN/SCI Bootstrap em chip com módulo de assistência de arranque (BAM)
• Nexus: Classe 3+ para núcleo; Classe 1 para eTPU
• JTAG (5-pin)
• Semáforo de desencadeamento do desenvolvimento (DTS)
¢ Pino EVTO para comunicação com ferramentas externas
• Geração de relógios
O oscilador principal de 4 ̊40 MHz no chip
FMPLL on-chip (circuito de bloqueio de fase modulado por frequência)
• Até 112 linhas de E/S de uso geral
¢ Programável individualmente como entrada, saída ou função especial
¢ limiar programável (histerese)
• Modos de redução de potência: lento, parada e em estado de espera
• Sistema de abastecimento flexível
- 5 V de alimentação única com lastro externo
¢ Fornecimento externo múltipla: 5 V, 3,3 V e 1,2 V