MCF52221CVM66 IC MCU 32BIT 128KB FLSH 81MAPBGA Semicondutor de escala livre

Resumo

Este capítulo fornece uma visão geral das características dos microprocessadores, incluindo os principais componentes funcionais.

Características fundamentais

A figura 1 mostra um diagrama de blocos dos MCF528x e MCF521x.
• Processador RISC de comprimento variável ColdFire versão estática 2
¢ Operação estática
- Endereço e caminho de dados de 32 bits no chip
¢ Núcleo de processador e frequência de bus até 80 MHz
- 16 registos de dados e endereços de 32 bits de uso geral
ColdFire ISA_A com extensões para suportar o registro de ponteiros de pilha de usuários e quatro novas instruções para processamento de bits melhorado
- Unidade EMAC (Enhanced Multiply-Accumulate) com quatro acumuladores de 48 bits para suportar algoritmos de processamento de sinal de 32 bits
- Decodificação de instruções ilegais que permitem suporte a emulação em 68K.
• Suporte de depuração do sistema
¢ rastreamento em tempo real para determinar o caminho de execução dinâmico
Modo de depuração de fundo (BDM) para depuração em circuito
Suporte de depuração em tempo real, com um registro de ponto de interrupção de hardware visível pelo utilizador (PC e endereço com dados opcionais) que pode ser configurado como um gatilho de 1 ou 2 níveis
• Memórias no chip
¢ Cache de 2 Kbyte, configurável apenas para instruções, apenas para dados ou split I/D-cache
¢ SRAM de 64 Kbyte com duas portas no bus interno da CPU, acessível por buses principais e não principais
(por exemplo, DMA, FEC) com suporte de alimentação em estado de espera
512 Kbytes de memória Flash intercalada com suporte a acessos 2-1-1-1
(256 Kbytes no MCF5281 e no MCF5214, sem Flash no MCF5280)
Este produto incorpora a tecnologia SuperFlash® licenciada pela SST.
• Gestão da energia
Função totalmente estática com modo de espera do processador e modo de parada de chip inteiro
¢ Resposta muito rápida a interrupções do modo de sono de baixa potência (função de despertar)
Ativar/desactivar o relógio para cada periférico quando não utilizado
• Controlador Fast Ethernet (FEC) (não disponível nos MCF5214 e MCF5216)
Capacidade 10BaseT, semi- ou full-duplex
Capacidade de 100BaseT, full-duplex de meia ou limitada produtividade
¢ Transmissão e recepção de FIFOs no chip
- Controlador DMA dedicado incorporado
Anéis flexíveis de descrição baseados em memória
Interface independente dos meios de comunicação (MII) para transceptor (PHY)
• FlexCAN 2.0B módulo
Inclui todas as funcionalidades existentes do módulo Freescale TouCAN
Implementação completa das especificações do protocolo CAN versão 2.0B
- dados padrão e quadros remotos (até 109 bits de comprimento)
- dados estendidos e quadros remotos (até 127 bits de comprimento)
Duração de dados de 0-8 bytes
¢ Taxa de bits programável até 1 Mbit/s
- até 16 buffers de mensagens (MB)
Configurabilidade para receber (Rx) ou transmitir (Tx)
¢ Apoio a mensagens normalizadas e alargadas
O espaço não utilizado do buffer de mensagens (MB) pode ser utilizado como espaço RAM de uso geral
Capacidade de modo somente de escuta
¢ endereçamento relacionado com o conteúdo
Não há semáforos de leitura/escritura
Três registos de máscara programáveis
¢ Global (para os MBs 0-13)
Especial para MB14
Especial para MB15
¢ Esquema de primeira transmissão programável: ID ou número de buffer mais baixo
Tempo de marcação baseado em temporizador de 16 bits
O tempo global da rede, sincronizado por uma mensagem específica
Módulos de E/S programáveis
¢ Interrupções mascaráveis
• Três transmissores universais de recepção assíncrona/síncrona (UART)
Divisor de 16 bits para geração de relógios
¢ Interrupção da lógica de controlo
¢ Interrupções mascaráveis
O apoio da DMA
Os formatos de dados podem ser de 5, 6, 7 ou 8 bits com paridade, ímpar ou nenhuma paridade
- Até 2 bits de parada em incrementos de 1/16
Capacidades de detecção de erros
O suporte ao modem inclui linhas de solicitação para envio (URTS) e de envio claro (UCTS) para dois UARTs.
Transmitir e receber buffers FIFO
• Módulo I2C
Interface de barramento interchip para EEPROMs, controladores LCD, conversores A/D e teclados
Compatibilidade total com o autocarro I2C padrão da indústria
Os modos mestre ou escravo suportam vários mestres.
Geração automática de interrupção com nível programável
• Interface periférica serial em fila (QSPI)
¢ Transmissões sincrónicas de três fios full-duplex
¢ Disponível até quatro tipos de chips
¢ Funcionamento apenas em modo mestre
¢ Taxas de bits mestres programáveis
¢ Até 16 transferências pré-programadas
• Conversor analógico-digital em fila (QADC)
8 canais de entrada analógicos directos ou até 18 canais de entrada analógicos multiplexados
Resolução de 10 bits +/- 2 contagens
Tempo de conversão mínimo de 7 μS
¢ Amostra interna e armazenamento
O tempo de amostragem de entrada programável para várias impedanças da fonte
¢ Duas filas de comando de conversão com um total de 64 entradas
¢ Possíveis sub-linhas utilizando o mecanismo de pausa
¢ Completar fila e pausar interrupções de software disponíveis em ambas as filas
Os ponteiros de fila indicam a localização atual para cada fila
- modos de fila automatizados iniciados por:
¢ gatilho de borda externa e gatilho de porta
¢ temporizador periódico/intervalo, dentro do módulo QADC [file 1 e 2]
¢ Comando de software
¢ Análise única ou contínua das filas
Os dados de saída podem ser lidos em três formatos:
O direito justificado não assinado
️ Assinado pela esquerda justificada
¢ Esquerda-justificada não assinada
Os canais analógicos não utilizados podem ser utilizados como E/S digitais
Implementada uma configuração de baixa contagem de pin
• Quatro temporizadores DMA de 32 bits
Resolução de 15 ns a 80 MHz (66 MHz para MCF5214 e MCF5216)
Fontes programáveis para entrada de relógio, incluindo uma opção de relógio externo
¢ Prescaler programável
Capacidade de captura de entrada com borda de gatilho programável no pin de entrada
¢ Output-comparar com o modo programável para o pin de saída
¢ Modo de execução e reinicialização livres
Interrupções mascaráveis na captura de entrada ou referência-comparar
Capacidade de disparar DMA na captura de entrada ou comparação de referência
• Dois temporizadores de uso geral de 4 canais
4 canais de captura de entrada/saída de 16 bits por temporizador
Arquitetura de 16 bits
¢ Prescaler programável
¢ Largura de pulso variável de microssegundos a segundos
¢ Acumuladores de pulso únicos de 16 bits
Capacidade de iniciar a partir de memória Flash interna ou memórias externas de 8, 16 ou 32 bits de largura (Continuar..)