MCF5474VR266 IC MCU 32BIT ROMLESS 388PBGA N✖P USA Inc.

Descrição

MCF5474VR266 são microprocessadores MCF547x ColdFire®.

Características

ColdFire V4e Core
Core de processador ColdFire V4 superescalar limitado
¢ Frequência interna de núcleo de pico de até 266 MHz (410 MIPS [Dhrystone 2.1] @ 266 MHz)
Arquitetura de Harvard
¢ Cache de instruções de 32 Kbyte
¢ Cache de dados de 32 Kbyte
Unidade de Gestão de Memória (MMU)
¢ Buffers de visualização separados, com 32 entradas, de instrução totalmente associativa e de tradução de dados
Unidade de ponto flutuante (FPU)
¢ Dupla precisão conforme com a norma IEE-754
Oito registos de vírgula flutuante
• Arbitragem do "master bus" interno (XLB)
¢ High performance split address and data transactions (transacções de endereços e dados divididos de alto desempenho)
O apoio a vários modos de estacionamento
• Controlador DRAM (SDRAM) síncrono de taxa de dados dupla de 32 bits (DDR)
Operação de 66133 MHz
Suporta DDR e SDR DRAM
- Inicialização e atualização incorporadas
- até quatro opções de chips que permitem até um GB de memória externa
• Bus de interconexão de componentes periféricos (PCI) versão 2.2
Operação de alvo e iniciador de 32 bits
¢ Apoio a até cinco PCI masters externos
¢ operação a 33 ‰ 66 MHz com relações de divisor PCI-XLB de 1:1, n.o 1:2, e 1:4
• Bus externo flexível multifunção (FlexBus)
Fornece uma interface sem cola para iniciar flash / ROM, SRAM e dispositivos periféricos
¢ até seis chips selecionados
Operação de 33 66 MHz
• Subsistema de E/S das comunicações
- Controlador DMA inteligente de 16 canais
¢ Até dois controladores Ethernet rápidos (FEC) de 10/100 Mbps, cada um com 2 Kbyte separados, recebem e transmitem FIFOs
¢ Controlador de dispositivo de autocarro serial universal (USB) versão 2.0
- Suporte para um comando e seis terminais programáveis, interromper, a granel ou isócrono
4 Kbytes de RAM FIFO de ponto final partilhado e 1 Kbyte de RAM de descritivo de ponto final
Interface de camada física integrada
- Até quatro controladores em série programáveis (PSCs), cada um com 512 bytes separados, recebem e transmitem FIFOs para as interfaces UART, USART, modem, codec e IrDA 1.1.
Interface periférica I2C
Interface periférica em série DMA (DSPI)
• Módulo acelerador de criptografia opcional
¢ Unidades de execução para:
¢ Código de bloco DES/3DES
¢ Código de bloco AES
¢ Código de fluxo RC4
¢ MD5/SHA-1/SHA-256/HMAC hashing
Gerador de números aleatórios
• SRAM de sistema de 32 Kbyte
O mecanismo de arbitragem partilha a largura de banda entre os capitães de autocarro internos
• Unidade de Integração de Sistemas (UIS)
- Controlador de interrupção
- O cronômetro do cão de guarda.
2 temporizadores de 32 bits para alarme e geração de interrupção
- Até quatro temporizadores de uso geral de 32 bits, comparação e capacidade PWM
Portais GPIO multiplexados com pinos periféricos
• Características de depuração e teste
ColdFire modo de depuração de fundo (BDM) porta
Portão de acesso de ensaio JTAG/IEEE 1149.1
• PLL e gerador de relógio
- Faixa de frequências de entrada de 30 a 66,67 MHz
• Tensões de funcionamento
- 1.5V de lógica interna
¢ 2.5V DDR SDRAM bus I/O
¢ 3,3 V PCI, FlexBus e todas as outras E/S
• Consumo estimado de energia
️ Menos de 1,5 W (388 PBGA)