IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc.

Descrição

O IDT70T651/9 é uma RAM estática de alta velocidade 256/128K x 36 de dupla porta assíncrona.O IDT70T651/9 é projetado para ser usado como uma RAM de duas portas de 9216/4608K bits ou como uma combinação de RAM MAS TER / SLAVE Dual-Port para um sistema de palavras de 72 bits ou maisO uso da abordagem IDT MASTER/SLAVE Dual-Port RAM em aplicações de sistemas de memória de 72 bits ou mais resultam em uma operação livre de erros e de alta velocidade sem a necessidade de lógica discreta adicional.
Este dispositivo fornece duas portas independentes com pontos de controle, endereço e I / O separados que permitem acesso independente e assíncrono para leituras ou gravações em qualquer local na memória.Uma função de desligamento automático controlada pelo chip permite (CE0 ou CE1) permitir que o circuito no chip de cada porta entre em um modo de energia de espera muito baixo.
O IDT70T651/9 possui um modo RapidWrite que permite ao designer executar operações de gravação back-to-back sem pulsar a entrada R/W a cada ciclo.Isto é especialmente significativo nos tempos de ciclo de 8 e 10ns do IDT70T651/9, facilitando considerações de projecto a estes níveis de elevada performance.
O 70T651/9 pode suportar uma tensão de operação de 3,3 V ou 2,5 V em uma ou ambas as portas, controlada pelos pinos OPT. A fonte de alimentação para o núcleo do dispositivo (VDD) é de 2,5 V.

Características

◆ Celas de memória de dupla porta que permitem o acesso simultâneo da mesma localização de memória
◆ Acesso de alta velocidade
¢ Comercial: 8/10/12/15n (máximo)
¢ Industrial: 10/12ns (máximo)
◆ O modo RapidWrite simplifica ciclos de gravação consecutivos de alta velocidade
◆ Dual chip permite expansão de profundidade sem lógica externa
◆ O IDT70T651/9 amplia facilmente a largura do barramento de dados para 72 bits ou mais usando a opção Master/Slave selecionar quando em cascata mais de um dispositivo
◆ M/S = VIH para BUSY output flag no Master, M/S = VIL para BUSY input no Slave
◆ Bandeiras ocupadas e interrompidas
◆ Lógica de arbitragem de porta no chip
◆ Suporte completo de hardware no chip para sinalização semáfora entre portas
◆ Operação totalmente assíncrona a partir de qualquer porto
◆ Controles de bytes separados para compatibilidade de buses multiplexados e buses
◆ Entradas do modo de sono em ambas as portas
◆ Suporta recursos JTAG compatíveis com o IEEE 1149.1
◆ Fornecimento único de energia de 2,5 V (± 100 mV) para núcleo
◆ Fornecimento de energia de 3,3 V (± 150 mV) /2,5 V (± 100 mV) selecionável compatível com LVTTL para I/O e sinais de controlo em cada porta
◆ Disponível em uma matriz de grelhas de bolas de 256 bolas, em uma matriz de quadrilhas de plástico de 208 pinos e em uma matriz de grelhas de bolas de 208 bolas de campo fino.
◆ Dispõe-se de uma gama de temperaturas industriais (de 40°C a +85°C) para velocidades selecionadas