CY7C1464AV33-167BGI IC SRAM 36MBIT PAR 209FBGA Cypress Semiconductor Corp

Descrição funcional

As SRAMs CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 são de 3,3 V, 1M x 36/2M x 18/512K x 72 SRAMs de explosão sincronizadas com tubo com lógica No Bus LatencyTM (NoBLTM), respectivamente.Eles são projetados para suportar operações de leitura/escritura verdadeiras back-to-back ilimitadas sem estados de esperaOs CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 estão equipados com a lógica avançada (NoBL) necessária para permitir operações de leitura/escritura consecutivas com dados sendo transferidos em cada ciclo de relógio.Este recurso melhora drasticamente a capacidade de transferência de dados em sistemas que exigem frequentes transições de gravação / leituraOs dispositivos CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 são compatíveis com pinos e funcionalmente equivalentes aos dispositivos ZBT.

Características

• Compatível com pinos e funcionalmente equivalente ao ZBTTM
• Suporta operações de autocarro de 250 MHz com estados de espera zero
Os níveis de velocidade disponíveis são 250, 200 e 167 MHz
• Controle do buffer de saída auto-temporizado internamente para eliminar a necessidade de utilizar OE assíncrono
• Registo completo (input e output) para a operação por canalização
• Capacidade de Byte Write
• Fornecimento de energia de 3,3 V
• Fornecimento de energia de entrada/saída de 3.3V/2.5V
• Tempos rápidos de clock-to-output
¢ 2,6 ns (para dispositivos de 250 MHz)
• Clock Enable (CEN) pin para suspender a operação
• Escrita sincronizada
• CY7C1460AV33, CY7C1462AV33 disponível em
TQFP sem chumbo de 100 pinos, padrão JEDEC, sem chumbo e
embalagem FBGA de 165 bolas não livre de chumbo.
Disponível em FBGA de 209 bolas sem chumbo e sem chumbo
Pacote
• IEEE 1149.1 JTAG Compatible Boundary Scan
• Capacidade de explosão  Ordem de explosão linear ou intercalada
• Opção de modo de sono e opção de parar o relógio