CY7C1355C-133AXC IC SRAM 9MBIT PARALLEL 100TQFP Tecnologias Infineon

Descrição funcional [1]

O CY7C1355C/CY7C1357C é um 3,3V,256K x 36/512K x 18 SRAM Burst de fluxo síncrono projetada especificamente para suportar operações de leitura / gravação reais ilimitadas sem inserção de estados de esperaO CY7C1355C/CY7C1357C está equipado com a lógica avançada No Bus Latency (NoBL) necessária para permitir operações consecutivas de Leitura/Escrita com dados sendo transferidos em cada ciclo de relógio.Esta característica melhora drasticamente a transferência de dados através da SRAM, especialmente em sistemas que exigem frequentes transições de escrita-leitura.

Características

• A arquitetura No Bus LatencyTM (NoBLTM) elimina ciclos mortos entre ciclos de gravação e leitura
• Pode suportar operações de autocarro de até 133 MHz com estados de espera zero
Os dados são transferidos a cada relógio
• Compatível com pinos e funcionalmente equivalente aos dispositivos ZBTTM
• Controle de buffer de saída auto-temporizado internamente para eliminar a necessidade de usar OE
• Entradas registadas para a operação de fluxo
• Capacidade de Byte Write
• Fornecimento de energia de entrada/saída de 3,3 V/2,5 V (VDDQ)
• Tempos rápidos de clock-to-output
¢ 6,5 ns (para dispositivos de 133 MHz)
• Pin Clock Enable (CEN) para ativar o relógio e suspender a operação
• Escrita sincronizada
• Ativar saída assíncrona
• Disponível no pacote TQFP de 100 pines sem chumbo e com padrão JEDEC, no pacote BGA de 119 bolas e no pacote FBGA de 165 bolas sem chumbo e sem chumbo.
• Três chips permitem uma expansão de profundidade simples.
• Disponibilidade do modo ZZ ou desmarque CE
• IEEE 1149.1 JTAG Compatible Boundary Scan
• Capacidade de explosão  Ordem de explosão linear ou intercalada
• Pouca potência de espera