CY7C1353S-100AXC IC SRAM 4.5MBIT PARALELO 100TQFP Cypress Semiconductor Corp

Descrição funcional

O CY7C1353 é uma SRAM de 3.3V 256K por 18 SRAM de vazão sincronizada projetada especificamente para suportar operações de leitura / escrita verdadeiras ilimitadas sem a inserção de estados de espera.O CY7C1353 está equipado com a lógica avançada No Bus Latency (NoBL) necessária para permitir operações consecutivas de leitura/escrita com dados sendo transferidos em cada ciclo de relógioEsta característica melhora drasticamente a capacidade de transferência de dados através da SRAM, especialmente em sistemas que exigem frequentes transições Escrever-Ler.O CY7C1353 é compatível funcionalmente com as SRAMs MCM63Z819 e MT55L256L18F.

Características

• Compatível com os pinos e funcionalmente equivalente aos dispositivos ZBTTM MCM63Z819 e MT55L256L18F
• Suporta operações de autocarro de 66 MHz com estados de espera zero
Os dados são transferidos a cada relógio
• Controle de buffer de saída auto-temporizado internamente para eliminar a necessidade de usar OE
• Input registados para operação de fluxo
• Capacidade de Byte Write
• Arquitetura de E/S comum de 256K x 18
• Fornecimento de energia único de 3,3 V
• Tempos rápidos de clock-to-output
¢ 11,0 ns (para dispositivos de 66 MHz)
¥ 12,0 ns (para dispositivos de 50 MHz)
¢ 14,0 ns (para dispositivos de 40 MHz)
• Clock Enable (CEN) pin para suspender a operação
• Escrita sincronizada
• Ativar saída assíncrona
• Pacote TQFP 100 da norma JEDEC
• Capacidade de explosão  Ordem de explosão linear ou intercalada
• Pouca potência de espera